PIXEL DEFECT DETECTOR AND PIXEL DEFECT CORRECTOR

Patent number:

JP10243300

Publication date:

1998-09-11

Inventor:

FUKUSHIMA TAMOTSU; YASUI TOSHIYUKI

Applicant:

MATSUSHITA ELECTRIC IND CO LTD

Classification:

- international:

H04N5/335; H04N9/09

- european:

Application number:

JP19970043817 19970227

Priority number(s):

Abstract of JP10243300

PROBLEM TO BE SOLVED: To detect the pixel defect of solid-state imaging device in the state of photographing an ordinary image, in a tri-plate type solid-state image-pickup device. SOLUTION: Color difference signals G-R and G-B are found from RGB signals by subtraction circuits 101 and 102. Change amounts &Delta (G-R) and &Delta (G-B) of color difference signals are formed by differential circuits 103 and 104. Then, their absolute values are calculated by absolute value circuits 105 and 106 and compared with a fixed threshold value TH by comparator circuits 107 and 108. When the change amount of color difference signal exceeds the fixed threshold value TH, the pixel defect is judged, and a control signal for correction is outputted from a subtraction circuit 109. Therefore, even for the case of an image having a much higher frequency components or colored image, the pixel defects can be detected without malfunction.

Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19) 日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-243300

(43)公開日 平成10年(1998) 9月11日

(51) Int.Cl.⁶

識別記号

H04N 5/335 9/09

FΙ

5/335 H04N

9/09

Р Α

審査請求 未請求 請求項の数26 OL (全 17 頁)

(21)出顧番号

特願平9-43817

(22)出願日

平成9年(1997)2月27日

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 福島 保

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 安井 敏之

大阪府門真市大字門真1006番地 松下電器

産業株式会社内


(74)代理人 弁理士 岡本 宜喜

(54) 【発明の名称】 画素欠陥検出装置及び画素欠陥補正装置

(57)【要約】

三板式固体撮像装置において、通常画像を撮 影した状態で固体撮像素子の画素欠陥を検出することを 目的とする。

【解決手段】 減算回路101,102によりRGB信 号から色差信号G-R, G-Bを求める。差分回路10 3. 104により色差信号の変化量 Δ (G-R), Δ (G-B) を求める。そして絶対値回路105,106 でその絶対値を算出し、比較回路107,108により 一定の閾値THと比較する。色差信号の変化量が一定の 閾値THを超えた場合を画素欠陥と判断し、減算回路1 09より補正するための制御信号を出力する。そのため 高周波成分の多い画像や有彩色の画像であっても、誤動 作なく画素欠陥を検出できる。



【特許請求の範囲】

【請求項1】 同一の画像を同時に撮像する複数の固体 撮像素子からの信号に基づいて固体撮像素子の画素欠陥 を検出する画素欠陥検出装置であって、

前記各固体撮像素子から出力される撮像信号の差を演算する減算回路と、

前記減算回路の出力の時間軸上での差分信号を演算する 差分回路と、

前記差分回路の出力を一定値と比較する比較回路と、を 具備することを特徴とする画素欠陥検出装置。

【請求項2】 前記差分回路は、

入力信号を一定時間遅延させる遅延回路と、

入力信号より前記遅延回路の出力を減算する減算回路 と、を有することを特徴とする請求項1記載の画素欠陥 検出装置。

【請求項3】 前記差分回路の出力を絶対値に変換して前記比較回路へ入力する絶対値回路を更に有することを特徴とする請求項1記載の画素欠陥検出装置。

【請求項4】 前記比較回路の出力を入力とし、その論理積信号により前記撮像信号における画素欠陥の有無を示す複数の制御信号を出力する演算回路を更に有することを特徴とする請求項1記載の画素欠陥検出装置。

【請求項5】 前記演算回路が出力する制御信号の数は、前記撮像信号の数より少なく、

前記制御信号の値により画素欠陥のある前記撮像信号を 示すことを特徴とする請求項4記載の画素欠陥検出装 置。

【請求項6】 同一の画像を同時に撮像する複数の固体 撮像素子からの信号に基づいて固体撮像素子の画素欠陥 を検出する画素欠陥検出装置であって、

前記各固体撮像素子から出力される撮像信号の差を演算 する減算回路と、

前記減算回路の出力の時間軸上での差分信号を演算する 差分回路と、

前記差分回路の出力を正の一定値と比較する第1の比較 回路と、 で

前記差分回路の出力を負の一定値と比較する第2の比較 。回路と、

前記複数の比較回路の出力から画素欠陥の有無を判断する判定回路と、を具備することを特徴とする画素欠陥検 出装置。

【請求項7】 前記判定回路は、

前記比較回路の出力を入力とし、前記第1及び第2の比較回路の比較結果が連続して夫々一定値を越える場合に 画素欠陥を示す信号を出力することを特徴とする請求項 6記載の画素欠陥検出装置。

【請求項8】 前記判定回路は、

前記各比較回路からの信号を一定遅延時間遅延させる複 数の遅延回路と、

前記各比較回路の出力と前記遅延回路の出力の論理積を

とるAND回路と、を有することを特徴とする請求項7 記載の画素欠陥検出装置。

【請求項9】 RGB三板撮像方式の固体撮像素子から 出力される撮像信号を入力とすることを特徴とする請求 項1又は6記載の画素欠陥検出装置。

【請求項10】 前記減算回路、前記差分回路、及び前記比較回路を夫々複数備え、

RGB3つの撮像信号から組み合わせの異なる二組の撮像信号を夫々前記減算回路へ入力することを特徴とする請求項9記載の画素欠陥検出装置。

【請求項11】 前記2組の撮像信号として、G信号とR信号、及びG信号とB信号の組み合わせとすることを特徴とする請求項10記載の画素欠陥検出装置。

【請求項12】 同一の画像を同時に撮像する複数の固体撮像素子からの信号に基づいて固体撮像素子の画素欠陥を検出する画素欠陥検出装置であって、

前記各固体撮像素子から出力される撮像信号の差分信号 を演算する複数の差分回路と、

前記差分回路の出力差を演算する減算回路と、

前記減算回路の出力を一定値と比較する比較回路と、を 具備することを特徴とする画素欠陥検出装置。

【請求項13】 前記差分回路は、

入力画素信号を一定遅延時間遅延させる遅延回路と、

入力画素信号から前記遅延回路の出力を減算する減算回路と、を有することを特徴とする請求項12記載の画素 欠陥検出装置。

【請求項14】 前記差分回路の出力を前記絶対値回路 により絶対値に変換して前記比較回路へ入力する絶対値 回路を有することを特徴とする請求項12記載の画素欠 陥検出装置。

【請求項15】 前記比較回路の出力を入力とし、その論理積信号により前記撮像信号における画素欠陥の有無を示す複数の制御信号を出力する演算回路を更に有することを特徴とする請求項12記載の画素欠陥検出装置。

【請求項16】 前記演算回路が出力する制御信号の数は、前記撮像信号の数より少なく、

前記制御信号の値により画素欠陥のある前記撮像信号を 示すことを特徴とする請求項15記載の画素欠陥検出装 置。

【請求項17】 前記比較回路、は正の一定値と比較する第1の比較回路と、

負の一定値と比較する第2の比較回路と、を有するものであり、

前記複数の比較回路の出力から画素欠陥の有無を判断する判定回路を更に有するものであることを特徴とする請求項12記載の画素欠陥検出装置。

【請求項18】 前記判定回路は、

前記比較回路の出力を入力とし、

前記第1及び第2の比較回路の比較結果が連続して夫々 一定値を越える場合に画素欠陥を示す信号を出力するも のであることを特徴とする請求項17記載の画素欠陥検 出装置。

【請求項19】 前記判定回路は、

前記各比較回路からの信号を一定遅延時間遅延させる複数の遅延回路と、

前記各比較回路の出力と前記遅延回路の出力の論理積を とるAND回路と、を有することを特徴とする請求項1 8記載の画素欠陥検出装置。

【請求項20】 RGB三板撮像方式の固体撮像素子から出力される撮像信号を入力とすることを特徴とする請求項12記載の画素欠陥検出装置。

【請求項21】 前記差分回路、前記減算回路、及び前記比較回路を夫々複数備え、

RGB3つの撮像信号を入力とした前記差分回路の出力信号から、組み合わせの異なる二組の前記出力信号を夫々前記減算回路へ入力することを特徴とする請求項20記載の画素欠陥検出装置。

【請求項22】 前記二組の差分回路の出力信号として、G信号とR信号、及びG信号とB信号の組み合わせとすることを特徴とする請求項21記載の画素欠陥検出装置。

【請求項23】 同一の画像を同時に撮像する複数の固体撮像素子からの信号に基づいて固体撮像素子の画素欠陥を検出し、欠陥を補正する画素欠陥補正装置であって、

前記各固体撮像素子から出力される撮像信号の時間軸上での差分信号を演算し、入力信号の一定時間における差分信号及び一定の遅延時間を有する遅延信号のいずれか一方を制御信号に基づいて択一的に出力する差分回路と、

前記複数の差分回路の出力差によって補正信号を出力演 算する減算回路と、

前記減算回路の出力を一定値と比較する比較回路と、 前記比較回路の出力から前記固体撮像素子の画素欠陥を 示す欠陥検出信号を生成する演算回路と、

前記固体撮像素子からの撮像信号と前記減算回路からの信号を入力とし、欠陥補正制御信号が入力されたときに前記減算回路からの信号を出力するスイッチ回路と、

前記演算回路によって算出された画素欠陥データを保持するメモリと、

画素欠陥検出時には前記差分回路に差分信号を出力させるように制御信号を出力すると共に、前記演算回路によって検出された画素欠陥データを前記メモリに保持し、画素補正時には前記差分回路に遅延信号を出力させるように制御信号を出力すると共に、前記固体撮像素子より読出される各画素の読出タイミングに同期して前記メモリより読出された欠陥補正制御信号を前記スイッチ回路に与える制御回路と、を有することを特徴とする画素欠陥補正装置。

【請求項24】 前記差分回路は、

補正制御信号によって撮像信号を断続するゲート回路と、

撮像信号を遅延させる遅延回路と、

前記ゲート回路の出力から前記遅延回路の出力を減算する減算回路と、を有することを特徴とする請求項23記載の画素欠陥補正装置。

【請求項25】 同一の画像を同時に撮像する複数の固体撮像素子からの信号に基づいて固体撮像素子の画素欠陥を検出し、欠陥を補正する画素欠陥補正装置であって、

前記各固体撮像素子から出力される撮像信号の時間軸上での差分信号を演算し、入力信号の一定時間における差分信号及び一定の遅延時間を有する遅延信号のいずれか一方を制御信号に基づいて択一的に出力する差分回路 と

前記複数の差分回路の出力差によって補正信号を出力演算する減算回路と、

前記減算回路の出力の絶対値を出力する絶対値回路と、前記絶対値回路の出力を一定値と比較する比較回路と、前記比較回路の出力から前記固体撮像素子の画素欠陥を示す欠陥検出信号を生成する演算回路と、

前記固体撮像素子からの撮像信号と前記絶対値回路から の信号を入力とし、欠陥補正制御信号が入力されたとき に前記絶対値回路からの信号を出力するスイッチ回路 と、

前記演算回路によって算出された画素欠陥データを保持するメモリと、

画素欠陥検出時には前記差分回路に差分信号を出力させるように制御信号を出力すると共に、前記演算回路によって検出された画素欠陥データを前記メモリに保持し、 画素補正時には前記差分回路に遅延信号を出力させるように制御信号を出力すると共に、前記固体撮像素子より 読出される各画素の読出タイミングに同期して前記メモリより読出された欠陥補正制御信号を前記スイッチ回路に与える制御回路と、を有することを特徴とする画素欠陥補正装置。

【請求項26】 前記差分回路は、

補正制御信号によって撮像信号を断続するゲート回路と、

撮像信号を遅延させる遅延回路と、

前記ゲート回路の出力から前記遅延回路の出力を減算する減算回路と、を有することを特徴とする請求項25記載の画素欠陥補正装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はCCD等の固体撮像素子を用いた撮像装置において、固体撮像素子に存在する画素欠陥を検出する画素欠陥検出装置、及び画素欠陥のある固体撮像素子からの画素信号を補正する画素欠陥補正装置に関するものである。

[0002]

【従来の技術】一般にCCD等の半導体により形成された固体撮像素子においては、半導体の局部的な結晶欠陥等により画質劣化を生じることが知られている。画像欠陥の画素では入射光量に応じた撮像出力に常に一定のバイアス電圧が加算されてしまうものがあり、この画像欠陥信号がそのまま処理されるとモニター画面上に高輝度の白い点として現れるので白キズと呼ばれている。又、光電感度が他の通常の画素に対して低いものは黒い点として現れるので黒キズと呼ばれている(以後、画素欠陥をキズと称する)。

【0003】従来、複数の固体撮像素子を持つキズの検出に関しては、例えば特開昭56-149181号公報に示されている。この方式は、各固体撮像素子の差分出力を取り出し、その値がある一定値以上であれば、キズとして検出するものである。

【0004】図20は固体撮像素子のキズを検出する画素欠陥検出装置と、その部分を補正する画素欠陥補正装置の具体的な構成を示すプロック図である。図20において、1,2,3はR(赤色),G(緑色),B(青色)の各撮像信号が出力される固体撮像素子、31は固体撮像素子1,2,3から読出されたR,G,B信号のキズを検出する画素欠陥検出装置、32は画素欠陥検出装置31の検出出力をもとにR,G,B信号のキズ部分を補正する補正回路、6R,6G,6Bは補正されたR,G,B信号が出力される出力端子である。

【0005】図21に、図20の画素欠陥検出装置31の構成の一例を示す。151,152はG入力からR,B入力を引く減算回路、153,154は減算回路151,152の出力が一定値以上であれば"1"を出力する比較回路、155,156,157は注目画素が周辺の画素に対して一定量以上大きい又は小さい場合"1"を出力する突出量検出回路、158は比較回路153,154の出力のいずれか一方もしくは両方が"1"で、かつ突出量検出回路155,156,157の検出出力が"1"である場合、その画素をキズと判定する演算回路である。

【0006】図22は突出量検出回路155~157を示す回路図である。突出量検出回路155~157は図示のように入力信号を1画素の走査時間分だけ遅延させる遅延回路161,162が縦続接続され、入力信号より1画素分遅れた信号から現在の信号及び2画素分遅れた信号を減算する減算回路163,164を有している。又これらの減算回路の出力を所定の定数と比較する比較回路165,166及び比較回路の出力の論理積を検出するAND回路167を有している。

【0007】又図23は演算回路158の一例を示す回路図である。演算回路158は比較回路153,154の出力が与えられるOR回路171と、OR回路171の出力が夫々入力されるAND回路172~174を有

している。AND回路172~174の他端には夫々突 出量検出回路155~157の出力が与えられ、その論 理積がキズ位置検出信号として出力される。

【0008】通常、固体撮像素子1,2,3から得られる出力信号はほぼ同一であるため、キズがない場合は減算回路151,152の出力は小さく、これを比較回路153,154で一定値と比較した場合、その出力はいずれも"0"となる。

【0009】一方、Gの固体撮像素子2の特定の画素のみにキズがある場合、図20の画素欠陥検出装置31への入力は図24の(a),(b)のように、その画素における固体撮像素子2の出力のみが高いレベルとなる。従って、図21の減算回路151,152の出力は、図24の(c),(d)のようにいずれもキズの部分のみが高いレベルとなり、これを図21の比較回路153,154で一定値と比較した場合、キズ部分のみその出力は"1"となる。一方、図21のGの突出量検出回路156においても、図24の(e)のようにその出力は"1"となるため図21の演算回路158により、図24の(f)のようにGのキズ位置を表す信号を図20の補正回路32に出力する。

【0010】一方、画素欠陥の補正に関しては、特開昭62-8666号公報にいくつかの方法が示されている。例えば、1画素もしくは2画素前の画素で置換する方法、前後の画素値の平均で置換する方法、又は同様に垂直方向で考え、1つ上の画素で置換する方法、上下の画素値の平均で置換する方法等がある。

【0011】図25は前後の画素値の平均で置換する補正回路32の一例を示すブロック図である。尚、図25は固体撮像素子1~3の1回路の補正するための補正回路を示している。実際にはこの3画素分の回路が設けられる。本図においていずれかの固体撮像素子1~3より読出された画像信号が遅延回路181,182に与えられる。加算回路183は現在の画素信号と2画素分前の画素信号とを加算するものであり、加算出力は1/2係数回路184に与えられる。又スイッチ回路185は1/2係数回路184の出力と遅延回路181の出力とを画素欠陥検出装置31の検出出力に基づいて切換えるものである。

【0012】補正回路32に入力された信号は遅延回路181,182を通り、中央の注目画素の値とその前後の画素値を抽出する。注目画素の前後の画素値からこれらの平均値を求め補正信号としている。検出回路の検出出力に従い、通常は中央の注目画素の値を、キズと判定した場合は補正信号を出力する。

【0013】このように、複数の固体撮像素子間の差分出力を比較することで、周辺の画素の値に対して一定レベル以上突出している画素に対しては、キズとして検出でき、目立たないよう補正することができる。

[0014]

【発明が解決しようとする課題】しかしながら、上記構成の欠陥検出装置,補正装置では、高彩度な背景中にキズがあった場合、このキズを検出することは不可能である。更に、上記構成の欠陥検出装置では、高彩度色の高周波信号の場合、この高周波信号をキズと誤検出する。そこで、画面中にキズが残存したり、高周波信号部を誤補正することにより、画質が劣化するという問題点を有している。

【0015】そこで本発明は、撮影画像が高彩度であったり、高周波成分の多い場合や背景の色相が変化している場合等においても、正確にキズを検出することを目的とする。又、キズを正確に検出しつつ、ディジタルフィルタ等他のプロックと回路を共有することを目的とする。

【0016】更に、画素欠陥検出装置と画素欠陥補正装置を備えるにあたり、回路規模の削減を図ることを目的とする。

[0017]

【課題を解決するための手段】本願の請求項1の発明は、同一の画像を同時に撮像する複数の固体撮像素子からの信号に基づいて固体撮像素子の画素欠陥を検出する画素欠陥検出装置であって、前記各固体撮像素子から出力される撮像信号の差を演算する減算回路と、前記減算回路の出力の時間軸上での差分信号を演算する差分回路と、前記差分回路の出力を一定値と比較する比較回路と、を具備することを特徴とするものである。

【0018】本願の請求項2の発明では、前記差分回路は、入力信号を一定時間遅延させる遅延回路と、入力信号より前記遅延回路の出力を減算する減算回路と、を有することを特徴とするものである。

【0019】本願の請求項3の発明は、前記差分回路の 出力を絶対値に変換して前記比較回路へ入力する絶対値 回路を更に有することを特徴とするものである。

【0020】本願の請求項4の発明は、前記比較回路の 出力を入力とし、その論理積信号により前記撮像信号に おける画素欠陥の有無を示す複数の制御信号を出力する 演算回路を更に有することを特徴とするものである。

【0021】本願の請求項5の発明では、前記演算回路が出力する制御信号の数は、前記撮像信号の数より少なく、前記制御信号の値により画素欠陥のある前記撮像信号を示すことを特徴とするものである。

【0022】本願の請求項6の発明は、同一の画像を同時に撮像する複数の固体撮像素子からの信号に基づいて固体撮像素子の画素欠陥を検出する画素欠陥検出装置であって、前記各固体撮像素子から出力される撮像信号の差を演算する減算回路と、前記減算回路の出力の時間軸上での差分信号を演算する差分回路と、前記差分回路の出力を正の一定値と比較する第1の比較回路と、前記差分回路の出力を負の一定値と比較する第2の比較回路と、前記複数の比較回路の出力から画素欠陥の有無を判

断する判定回路と、を具備することを特徴とするもので ある。

【0023】本願の請求項7の発明では、前記判定回路は、前記比較回路の出力を入力とし、前記第1及び第2の比較回路の比較結果が連続して夫々一定値を越える場合に画素欠陥を示す信号を出力することを特徴とするものである。

【0024】本願の請求項8の発明では、前記判定回路は、前記各比較回路からの信号を一定遅延時間遅延させる複数の遅延回路と、前記各比較回路の出力と前記遅延回路の出力の論理積をとるAND回路と、を有することを特徴とするものである。

【0025】本願の請求項9の発明は、RGB三板撮像 方式の固体撮像素子から出力される撮像信号を入力とす ることを特徴とするものである。

【0026】本願の請求項10の発明は、前記減算回路、前記差分回路、及び前記比較回路を夫々複数備え、RGB3つの撮像信号から組み合わせの異なる二組の撮像信号を夫々前記減算回路へ入力することを特徴とするものである。

【0027】本願の請求項11の発明は、前記2組の撮像信号として、G信号とR信号、及びG信号とB信号の組み合わせとすることを特徴とするものである。

【0028】本願の請求項12の発明は、同一の画像を同時に撮像する複数の固体撮像素子からの信号に基づいて固体撮像素子の画素欠陥を検出する画素欠陥検出装置であって、前記各固体撮像素子から出力される撮像信号の差分信号を演算する複数の差分回路と、前記差分回路の出力差を演算する減算回路と、前記減算回路の出力を一定値と比較する比較回路と、を具備することを特徴とするものである。

【0029】本願の請求項13の発明では、前記差分回路は、入力画素信号を一定遅延時間遅延させる遅延回路と、入力画素信号から前記遅延回路の出力を減算する減算回路と、を有することを特徴とするものである。

【0030】本願の請求項14の発明は、前記差分回路の出力を前記絶対値回路により絶対値に変換して前記比較回路へ入力する絶対値回路を有することを特徴とするものである。

【0031】本願の請求項15の発明は、前記比較回路の出力を入力とし、その論理積信号により前記撮像信号における画素欠陥の有無を示す複数の制御信号を出力する演算回路を更に有することを特徴とするものである。

【0032】本願の請求項16の発明は、前記演算回路が出力する制御信号の数は、前記撮像信号の数より少なく、前記制御信号の値により画素欠陥のある前記撮像信号を示すことを特徴とするものである。

【0033】本願の請求項17の発明では、前記比較回路は正の一定値と比較する第1の比較回路と、負の一定値と比較する第2の比較回路と、を有するものであり、

前記複数の比較回路の出力から画素欠陥の有無を判断する判定回路を更に有することを特徴とするものである。 【0034】本願の請求項18の発明では、前記判定回路は、前記比較回路の出力を入力とし、前記第1及び第2の比較回路の比較結果が連続して夫々一定値を越える場合に画素欠陥を示す信号を出力することを特徴とするものである。

【0035】本願の請求項19の発明では、前記判定回路は、前記各比較回路からの信号を一定遅延時間遅延させる複数の遅延回路と、前記各比較回路の出力と前記遅延回路の出力の論理積をとるAND回路と、を有することを特徴とするものである。

【0036】本願の請求項20の発明は、RGB三板撮像方式の固体撮像素子から出力される撮像信号を入力とすることを特徴とするものである。

【0037】本願の請求項21の発明は、前記差分回路、前記減算回路、及び前記比較回路を失々複数備え、RGB3つの撮像信号を入力とした前記差分回路の出力信号から、組み合わせの異なる二組の前記出力信号を失々前記減算回路へ入力することを特徴とするものである。

【0038】本願の請求項22の発明は、前記二組の差 分回路の出力信号として、G信号とR信号、及びG信号 とB信号の組み合わせとすることを特徴とするものであ る。

【0039】本願の請求項23の発明は、同一の画像を 同時に撮像する複数の固体撮像素子からの信号に基づい て固体撮像素子の画素欠陥を検出し、欠陥を補正する画 素欠陥補正装置であって、前記各固体撮像素子から出力 される撮像信号の時間軸上での差分信号を演算し、入力 信号の一定時間における差分信号及び一定の遅延時間を 有する遅延信号のいずれか一方を制御信号に基づいて択 一的に出力する差分回路と、前記複数の差分回路の出力 差によって補正信号を出力演算する減算回路と、前記減 算回路の出力を一定値と比較する比較回路と、前記比較 回路の出力から前記固体撮像素子の画素欠陥を示す欠陥 検出信号を生成する演算回路と、前記固体撮像素子から の撮像信号と前記減算回路からの信号を入力とし、欠陥 補正制御信号が入力されたときに前記減算回路からの信 号を出力するスイッチ回路と、前記演算回路によって算 出された画素欠陥データを保持するメモリと、画素欠陥 検出時には前記差分回路に差分信号を出力させるように 制御信号を出力すると共に、前記演算回路によって検出 された画素欠陥データを前記メモリに保持し、画素補正 時には前記差分回路に遅延信号を出力させるように制御 信号を出力すると共に、前記固体撮像素子より読出され る各画素の読出タイミングに同期して前記メモリより読 出された欠陥補正制御信号を前記スイッチ回路に与える 制御回路と、を有することを特徴とするものである。

【0040】本願の請求項24の発明では、前記差分回

路は、補正制御信号によって撮像信号を断続するゲート 回路と、撮像信号を遅延させる遅延回路と、前記ゲート 回路の出力から前記遅延回路の出力を減算する減算回路 と、を有することを特徴とするものである。

【0041】本願の請求項25の発明は、同一の画像を 同時に撮像する複数の固体撮像素子からの信号に基づい て固体撮像素子の画素欠陥を検出し、欠陥を補正する画 素欠陥補正装置であって、前記各固体撮像素子から出力 される撮像信号の時間軸上での差分信号を演算し、入力 信号の一定時間における差分信号及び一定の遅延時間を 有する遅延信号のいずれか一方を制御信号に基づいて択 一的に出力する差分回路と、前記複数の差分回路の出力 差によって補正信号を出力演算する減算回路と、前記減 算回路の出力の絶対値を出力する絶対値回路と、前記絶 対値回路の出力を一定値と比較する比較回路と、前記比 較回路の出力から前記固体撮像素子の画素欠陥を示す欠 陥検出信号を生成する演算回路と、前記固体撮像素子か らの撮像信号と前記絶対値回路からの信号を入力とし、 欠陥補正制御信号が入力されたときに前記絶対値回路か らの信号を出力するスイッチ回路と、前記演算回路によ って算出された画素欠陥データを保持するメモリと、画 素欠陥検出時には前記差分回路に差分信号を出力させる ように制御信号を出力すると共に、前記演算回路によっ て検出された画素欠陥データを前記メモリに保持し、画 素補正時には前記差分回路に遅延信号を出力させるよう に制御信号を出力すると共に、前記固体撮像素子より読 出される各画素の読出タイミングに同期して前記メモリ より読出された欠陥補正制御信号を前記スイッチ回路に 与える制御回路と、を有することを特徴とするものであ る。

【0042】本願の請求項26の発明では、前記差分回路は、補正制御信号によって撮像信号を断続するゲート回路と、撮像信号を遅延させる遅延回路と、前記ゲート回路の出力から前記遅延回路の出力を減算する減算回路と、を有することを特徴とするものである。

[0043]

【発明の実施の形態】以下、本発明の実施の形態について、図1から図19を用いて説明する。

(実施の形態1)図1は本発明の実施の形態1における画素欠陥検出装置を示すプロック図である。ここで図1の構成の画素欠陥検出装置4Aにおいて、減算回路101,102はG入力からR,B入力を引く減算回路、差分回路103,104は入力信号に対してある一定時間前の信号との差を求める差分回路、絶対値回路105,106は入力の絶対値を出力する絶対値回路、比較回路107,108は絶対値回路105,106の出力が一定値TH以上であれば"1"を出力する比較回路、演算回路109は比較回路107,108の出力のいずれか一方もしくは両方が"1"である場合、その画素をキズと判定する演算回路である。

【0044】次に図2は差分回路103,104の構成の一例を示す図である。差分回路103はG-R,G-Bの各入力信号を1画素時間分だけ遅延する遅延回路201と、現在の信号から遅延回路201の出力を減算する減算回路202によって構成されている。各差分回路の出力は絶対値回路105,106に与えられる。

【0045】又演算回路109は図3に示すように、比較回路107の出力が直接及び遅延回路204,インバータ205を介してAND回路206に入力される。又比較回路108の出力は直接及び遅延回路207,インバータ208を介してAND回路209に入力される。AND回路206の出力はそのままAND回路212,213の入力端子に接続され、又インバータ211を介してAND回路214に入力される。AND回路209の出力はAND回路213,214にそのまま入力され、インバータ210を介してAND回路212に入力される。各AND回路212,213,214は夫々入力の論理積をとることによってR,G,Bの欠陥検出信号を出力するものである。

【0046】この画素欠陥検出装置は固体撮像装置内で用いられる。図4はこの画素欠陥検出装置を用いる固体撮像装置の全体構成を示すプロック図である。本図において固体撮像装置1,2,3はR,G,Bの各撮像信号を出力する撮像素子であり、その出力は画素欠陥検出装置4及び補正回路5に与えられる。画素欠陥検出装置4 は前述した図1に示す画素欠陥検出装置4 Aとし、その検出出力が補正回路5に与えられる。補正回路5は前述した従来例と同様に、欠陥検出信号に基づいてその周辺の画素の信号から欠陥がある画素を補正して補正信号を夫々R出力端子6R,G出力端子6G,B出力端子6Bから出力するものである。

【0047】又図5は画素欠陥検出装置4Aから出力された欠陥検出信号を一旦制御回路7を介して各画素の欠陥情報を保持するメモリ8に書込む。そしてキズ補正の場合には、制御回路7がメモリ8からキズに関するデータを読出し、補正回路5によりキズの補正を行うものである。

【0048】次に図1に示す画素欠陥検出装置4Aの動作について図6を用いて説明する。例えば赤みがかった黄色の被写体を撮影した場合、固体撮像素子 $1\sim3$ からの画素信号は、R信号が大きく、B信号が小さくなり、図6(a)のようになる。このとき、滅算回路101,102の出力G-R,G-Bは図6(b)のように色相に応じた値を持つが、差分回路103,104の出力 Δ (G-R), Δ (G-B)は図 δ (c)(d)のように小さな値となる。そこで、絶対値回路105,106により Δ (G-R), Δ (G-B)の絶対値を求め、これを比較回路107,108で一定値と比較した場合、その出力はいずれも"0"となる。

【0049】一方、Gの固体撮像素子2のみにキズがあ

る場合、図4の画素欠陥検出装置4Aへの入力は図7の (a) のように、R, B信号に比較してG信号のキズ部分の変化が大きくなる。したがって、図1の減算回路101,102の出力は図7(b) のようにいずれもキズの部分のみ変化の大きい信号となり、これを差分回路103,104で1つ前の信号との差分をとる場合、図7(c) (d) のようにキズ部分及びその1画素後のみその絶対値が大きくなる。そこで絶対値回路105,106により Δ (G-R), Δ (G-B)の絶対値を求め、比較回路107,108で一定値と比較した場合、図7(e) (f) に示すようにキズ部分でその出力は"1"となる。そして図1の演算回路109により、Gのキズ位置を表す信号を図4の補正回路5に出力する。

【0050】このように色相の変化に着目してキズを検出することにより、背景の彩度が高い場合でも本来の信号と混同することなく、背景の彩度が低い場合のキズと同様に扱うことが可能となる。

【0051】尚、本実施の形態では、絶対値回路105,106を用いたが、比較回路107,108において、絶対値の等しい符号の異なる閾値と比較してもよい。又比較回路107,108では共通の一定値と比較したが、夫々異なる値としてもよい。

【0052】尚本実施の形態においては、演算回路109は図3に示すように比較回路107,108の出力からR,G,Bの夫々の画素毎に欠陥検出信号を出力するようにしているが、その出力をエンコードして2ピットで各画素の欠陥を示す信号を出力するようにしてもよい。

【0053】(実施の形態2)図8は本発明の実施の形態2における画素欠陥検出装置4Bの構成を示すプロック図である。この画素欠陥検出装置を実施の形態1と同じく図4あるいは図5に示した固体撮像装置に用いる。この図8の構成において、減算回路101,102及び差分回路103,104については、実施の形態1の構成と同様である。比較回路111,112は差分回路103の出力を一定値と比較し、比較回路113,114は差分回路104の出力を一定値と比較する。ここで比較回路111,113が用いる一定値は正の閾値TH+とし、差分回路103,104の出力がその正の閾値TH+以上であれば夫々"1"を出力する。又比較回路112,114が用いる一定値は負の閾値TH-とし、差分回路103,104の出力がその負の閾値TH-以下であれば夫々"1"を出力する。

【0054】更に判定回路115は、比較回路111,112の出力が連続して互いに"1"である場合、又判定回路116は、比較回路113,114の出力が連続して互いに"1"である場合に、夫々"1"を出力する。そして演算回路109は実施の形態1の構成と同様に、判定回路115,116の出力のいずれか一方もしくは両方が"1"である場合、その画素をキズと判定す

る演算回路である。

【0055】尚、判定回路115,116の構成の一例を図9に示す。ここで、220,221は例えば1画素分の遅延を与える遅延回路であり、AND回路222,23はこれらの遅延信号と比較回路111,112の他方の入力との論理積をとるものであり、その出力はOR回路224に与えられる。OR回路224はこれらのAND回路の出力の論理和を判定信号として出力するものである。

【0056】以上のように構成された画素欠陥検出装置 4Bの動作について、特に画面内において色相が変化している被写体を撮影した場合を、以下に説明する。まず 固体撮像素子にキズがない場合の動作を、図10を用いて説明する。まずRGB各固体撮像素子の出力信号は、例えば図10(a)のようになり、減算回路101, 102の出力G-R, G-Bは図10(b)のように色相の変化に応じた値を持つ。次に、差分回路103, 1040出力 Δ (G-R), Δ (G-B)は、図10

(c), (d) のように色相の変化する部分である程度大きな値を持つ。この信号を、正の閾値TH+を持つ比較回路 1 1 1 1 1 3 、負の閾値TH-を持つ比較回路 1 1 2 , 1 1 4 で比較演算する場合、閾値の設定によっては図 1 0 (f) (g) のように比較回路 1 1 2 , 1 1 3 の比較結果が" 1" となる場合がある。

【0057】ここで実施の形態1で述べた図1の構成の画素欠陥検出装置では、この"1"の比較結果により欠陥として誤検出する可能性がある。しかし本実施の形態における画素欠陥検出装置4Bでは、図9に示した判定回路を用いる事により、この誤検出を回避できる。

【0058】即ち図9に示した判定回路において、例えば比較回路111からの入力がまず"1"となり、更に1 画素期間後に比較回路112からの入力が"1"となった場合、AND回路222の出力は"1"となる。同様に、比較回路112からの入力がまず"1"となり、更に1 画素期間後に比較回路111からの入力が"1"となった場合、AND回路223の出力は"1"となった場合、AND回路223の出力は"1"となる。この両者の場合に、OR回路224の出力が"1"となり演算回路109へ入力されるので、結局比較回路111, 1120出力が連続して互いに"1"である場合にキズが存在するとして、演算回路109へ"1"が入力される。比較回路113, 114に関しても同様である。

【0059】そこで図10の場合には、比較回路112 そして比較回路113しか"1"を出力しないので、判 定回路115,116は"1"を出力しない。即ち、キ ズの検出としては扱われない。

【0060】一方、Gの固体撮像素子2のみにキズがある場合、RGB各固体撮像素子1,2,3の出力信号は図11(a)のようになり、減算回路101,102の出力G-R,G-Bは図11(b)のようになる。次

に、差分回路 103, 104の出力 Δ (G-R), Δ (G-B) は、図 11(C), (d) のようにキズの存在する部分で連続して正及び負の大きな値を持つ。この信号を、正の閾値 TH+を持つ比較回路 111, 113、負の閾値 TH-を持つ比較回路 112, 114で、比較演算する場合、比較回路 111-114の出力は夫々図 11(E), (E), (E),

(j)となる。即ち、比較回路111,112、又比較回路113,114が夫々連続して"1"を出力しているので、判定回路115,116の出力は夫々"1"となる。そこで演算回路109において、実施の形態1と同様にキズの有無を演算し、ここではGのキズ位置を表す信号を図4の補正回路5に出力することができる。

【0061】このように、色相の差分の極性に着目して キズを検出することにより、背景の色相が変化している 場合に、キズと間違って誤検出することを防ぐことがで きる。

【0062】尚、白キズのようにキズの影響が信号を大きくする方向に効く場合は、判定回路115,116において遅延回路220及びAND回路222が作用し、黒キズのようにキズの影響が信号を小さくする方向に効く場合は、遅延回路221及びAND回路223が作用する。

【0063】尚、上記実施の形態1,2における減算回路としては、原色映像信号から輝度及び色差信号を演算するマトリクス回路を使用してもよい。又、減算回路の入力としては、上記のようなG-R、G-B以外の組み合わせでもよい。又比較回路111,113及び比較回路112,114では、夫々共通の一定値TH+、TH-と比較したが、夫々異なる値としてもよい。

【0064】(実施の形態3)図12は本発明の実施の形態3における画素欠陥検出装置4Cの構成の一例を示すプロック図であり、実施の形態1と同じく図4あるいは図5に示した画素欠陥検出装置4Cとして使用する。この図12の構成において、117,118,119は夫々RGBの入力信号に対して、例えば一画素期間前の信号との差を求める差分回路であり、一例としては図2のような構成である。又120,121は差分回路118のG差分信号から夫々R差分信号、B差分信号を引く減算回路である。尚、絶対値回路105,106、比較回路107,108及び演算回路109については、上記実施の形態1の構成と同様である。

【0065】以上のように構成された画素欠陥検出装置の動作について、図13,図14を用いて説明する。まず固体撮像素子1,2,3にキズがない場合について説明する。撮影画像が有彩色でしかも高周波成分を持つものとする。このとき、例えば固体撮像素子1,2,3の出力は、図13(a)のようになる。ここで、差分回路117,118,119により各信号の差分が図13

(b), (c), (d)のようになり、減算回路 120, 121により図 13 (e), (f)に示すような各色差分信号の差 $\Delta G - \Delta R$, $\Delta G - \Delta B$ が出力される。【0066】このとき、差分信号 ΔG , ΔR , ΔB では、当然大きな値を持っていたが、これらには通常相関があるため、各差分信号の差をとると、非常に小さな値となる。そこで、絶対値回路 105, 106により $\Delta G - \Delta R$, $\Delta G - \Delta B$ の絶対値を求め、これを比較回路 107, 108で一定値 1070 1080 1080 109

【0067】一方、Gの固体撮像素子2のみにキズがある場合、図12の画素欠陥検出装置4Cへの入力は図14(a)のように、R、B信号に比較してG信号のキズ部分の変化が大きくなる。従って、図12の差分回路117、118、119の出力は図14(b)、(c)、(d)のようにG差分信号のみキズの部分で変化の大きい信号となる。これを減算回路120、121で、各色差分信号の差をとると、図14(e)(f)のようにキズ部分及びその1画素後のみその絶対値が大きくなる。そこで、絶対値回路105、106により Δ G- Δ R、 Δ G- Δ Bの絶対値を求め、比較回路107、108で一定値THと比較した場合、図14(g)、(h)のようにその出力は"1"となる。そして図12の演算回路109により、Gのキズ位置を表す信号を図4の補正回路5に出力する。

【0068】このようにRGB各信号の差分をとり、その色信号間の差に着目してキズを検出することにより、背景の彩度が高い場合でも、本来の信号と混同することなく、背景の彩度が低い場合のキズと同様に扱うことが可能となる。

【0069】尚、本実施の形態では、実施の形態1に比較して差分回路を多く必要とするデメリットがあるが、この差分回路の特に遅延回路については、フィルタ等他の回路と共有しやすいという長所がある。

【0070】又この実施の形態3では、減算回路120,121の出力を絶対値回路105,106に与えているが、減算回路120,121の出力ΔG-ΔRとΔG-ΔBとを図15に示すように比較回路111~114に与えるようにしてもよい。比較回路111~114以降の構成については図8に示す実施の形態2と同様とする。この場合にも比較回路111,112の出力又は比較回路113,114の出力が連続することに基づいて画素の欠陥を検出することができる。

【0071】尚、上記実施の形態1,2,3における差分回路としては、図2に示した以外にも、例えばハイパスフィルタを用いてもよい。又比較回路107,108では共通の一定値THと比較したが、夫々異なる数値としてもよい。

【0·0·7·2】 (実施の形態4) 図16は本発明の実施の 形態4における画素欠陥補正装置の全体構成を示すプロ ック図である。この画素欠陥補正装置は固体撮像素子1~3の出力が画素欠陥検出・補正装置20に与えられ、画素の欠陥が検出されて夫々R出力端子6R,6G,6Bより出力される。又制御回路21は欠陥検出時には欠陥検出信号を一旦画素の位置情報と共にメモリ22に書き込む。そして、キズ補正の場合には、制御回路21は固体撮像素子1,2,3からの撮像信号に同期させてメモリ22から読出し、画素欠陥検出・補正装置20によりキズの補正を行うものである。ここで画素欠陥検出・補正回路20は、キズの検出と補正とが可能な回路であるが、同時に行うことはできない。即ちキズ検出時には検出回路として動作し、キズ補正時には補正回路として動作し、キズ補正時には補正回路として動くものである。

【0073】次に実施の形態4による画素欠陥検出・補正装置20Aの構成について図17を用いて説明する。本図において123、124、125は後述するような差分回路であり、前記実施の形態1から3における差分回路とは少し異なる。又、減算回路120、121、絶対値回路105、106、比較回路107、108及び演算回路109については、上記実施の形態3の構成と同様であるが、更に、R差分信号ΔRからG差分信号ΔGを減ずる減算回路122を有する。又、126、127、128は、RGB各入力信号及び減算回路120、121、122の各出力を入力とするスイッチ回路であり、補正制御信号CTRin、CTGin、CTBinにより制御され、夫々の出力がRGBの出力信号となる。

【0074】図18は差分回路123の構成の一例を示すものであり、差分回路124,125についても同様である。差分回路は、遅延回路201、減算回路202、AND回路230からなり、AND回路230を有する点が、実施の形態3における差分回路とは異なる。このAND回路は夫々の映像信号及び補正制御信号を入力とする。図18において太線は並列の撮像信号を示している。即ち画素信号Rinには例えば10ビットの並列信号であり、AND回路210は各ビット毎に夫々2入力のAND回路から成り、CTRinが各AND回路の一方の入力端に、他方の入力端にはRinの夫々のビットの信号が接続されている。遅延回路201はこの並列信号を1画素信号分遅延させるものであり、減算回路202はAND回路の出力から遅延出力を減算するものである。

【0075】以上のように構成された画素欠陥補正装置は、画素欠陥検出と画素欠陥補正の2つの機能を併せ持つので、夫々についての動作を以下に説明する。まず画素欠陥検出機能について説明する。画素欠陥検出においては、差分回路123、124、125、減算回路120、121、絶対値回路105、106、比較回路107、108及び演算回路109を用いる。

【0076】ここで補正制御信号は図16における制御 回路21において生成されるが、画素欠陥検出時には常 に" 1"が出力される。そこで、差分回路 $123\sim125$ のAND回路 230 は入力映像信号をそのまま減算回路 202 へ出力するので、図 2 に示した差分回路と同様の動作となる。

【0077】尚、スイッチ回路126,127,128 については、補正制御信号が"1"の場合にはRGB各入力信号を出力するものし、画素欠陥を検出する場合には、全く処理を加えることなく出力する。

【0078】以上のように、画素欠陥検出時には補正制御信号を常に"1"にすれば、実施の形態3で述べた画素欠陥検出装置と同様の動作となる。

【0079】次に、画素欠陥補正機能について説明する。画素欠陥補正においては、差分回路123, 124, 125、減算回路120, 121, 122、スイッチ回路126, 127, 128 を用いる。尚、画素欠陥の補正は、制御回路21より入力される補正制御信号CTRin, CTGin, CTBinにより制御され、これらは夫々補正すべきタイミングで"0"となり、補正しないときには、"1"を保持する。

【0080】ここで例えば、R信号における画素欠陥を補正するために、補正制御入力CTRinが"0"となる場合を考える。このとき、差分回路 123においてAND 回路 230の一方の入力が"0"となるので、AND 出力は常に"0"である。そこで、減算回路 202の正の入力が"0"であるので、減算回路 202の出力、即ち差分回路 1230出力は100円に 1010日 1010日

【0081】滅算回路120には、差分回路123, 124の出力が入力されるので、その出力は以下のようになる。

 $\Delta G - \Delta R = \Delta G - \{-R in (t - \Delta T)\}$

=Rin $(t - \Delta T) + \Delta G$

【0082】尚、スイッチ回路126において、補正制御入力CTRinが~0~であるので、減算回路120の出力が信号出力Routとして選択される。即ち、R出力信号Routは

Rout (t) = Rin (t $-\Delta T$) + ΔG = Rin (t $-\Delta T$) + {Gin (t) -Gin (t $-\Delta T$) }

となる。従って画素欠陥のあるR信号に対して、1画素前の信号 $Rin(t-\Delta T)$ にG信号の差分を加算した信号が補正済み信号として出力される。

【0083】尚、R以外の補正制御信号については、共に"1"であれば、スイッチ回路127, 128では通常と同じくGin, BinがそのままGout 、Bout として出力される。

【0084】このように、図17に示すような構成の画

素欠陥検出・補正回路20Aにおいては、画素欠陥の検出と補正の2つの機能をもちながら、回路を一部共有しているので、回路規模の削減を図ることができる。

【0085】(実施の形態5)図19は本発明の実施の形態5における画素欠陥検出・補正回路20Bの構成を示すプロック図である。この画素欠陥検出・補正回路2度施の形態4と同じく図16に示した画素欠陥補正装置内で用いられる。この図19の構成において、差分回路123、124、125、減算回路107、108、演算回路109及びスイッチ回路126、127、128を有している。そして減算回路126、127に与えられる。又減算回路121の出力は絶対値回路106を介してスイッチ回路126、127に与えられる。又減算回路121の出力は絶対値回路106を介してスイッチ回路128に与えられる。差分回路123、124、125は、実施の形態4と同じく図18の構成をとり、残りのプロックも実施の形態4と同様である。

【0086】以上のように構成された画素欠陥検出・補正回路20Bは、画素欠陥検出と画素欠陥補正の2つの機能を併せ持つ。尚、画素欠陥の検出においては、差分回路123,124,125、減算回路120,121、絶対値回路105,106、比較回路107,108及び演算回路109を用い、上記実施の形態4の場合と全く同じであるので、説明については省略する。

【0087】次に、画素欠陥補正機能について説明する。画素欠陥検出においては、差分回路123,124,125、減算回路120,121、絶対値回路105,106及びスイッチ回路126,127,128を用いる。尚、画素欠陥の補正は、前記実施の形態4と同様に補正制御入力CTRin,CTGin,CTBinにより制御され、夫々補正すべきタイミングで"0"となり、補正しないときには、"1"を保持する。

【0088】ここで例えば、R信号における画素欠陥を補正するために、補正制御入力CTRinが"0"となる場合を考える。このとき、差分回路123、減算回路120の動作は前記実施の形態4と全く同様であり、減算回路120の出力は、下記のようになる。

 $\Delta G - \Delta R = R in (t - \Delta T) + \Delta G$

【0089】通常、上記の信号は正の値を持つので、絶対値回路105においては全く処理を受けずに、スイッチ回路126へと出力される。尚、スイッチ回路126においては、実施の形態4と同様に、絶対値回路105の出力が信号出力Routとして選択されるので、R信号出力は以下のようになる。

Rout (t) = Rin (t $-\Delta T$) + ΔG = Rin (t $-\Delta T$) + {Gin (t) - Gin (t $-\Delta T$)}

【0090】即ち、R信号に対しては、1画素前の信号Rin(t $-\Delta$ T)にG信号の差分 Δ Gを加算した補正済

み信号が出力される。尚、B信号の補正についても同様である。

【0092】減算回路120には、差分回路123,124の出力が入力されるので、その出力は以下のようになる。

 $\Delta G - \Delta R = \{-Gin (t - \Delta T)\} - \Delta R$ = -\{Gin (t - \Delta T) + \Delta R\}

【0093】通常、上記の信号は負の値を持つので、続く絶対値回路105においては符号の反転処理を受け、スイッチ回路127へ以下の信号が出力される。

 $\Delta G - \Delta R = G in (t - \Delta T) + \Delta R$

【0094】尚、スイッチ回路127においては、CTGinが"0"であるので、R信号の場合と同様に、絶対値回路105の出力が信号出力Goutとして選択される。即ち、信号出力Goutは以下のようになる。

Gout $(t) = Gin(t - \Delta T) + \Delta R$ = $Gin(t - \Delta T) + \{Rin(t) - Rin(t - \Delta T)\}$

【0095】即ち、G信号に対しては、1画素前の信号 Gin(t $-\Delta$ T)にR信号の差分を加算した補正済み信号が出力される。

【0096】このように、図19に示すような構成の画素欠陥検出・補正回路20Bにおいては、画素欠陥の検出と補正の2つの機能をもちながら、回路を一部共有しているので、回路規模の削減を図ることができる。更に、R信号の補正とG信号の補正においても更に回路を共有しているので、一層の回路規模の削減が可能である。

【0097】尚、上記実施の形態4,5における差分回路としては、図18に示した以外にも、例えばハイパスフィルタを変形したものでもよい。

[0098]

【発明の効果】以上のように本願の請求項1~5の発明における画素欠陥検出装置によれば、映像信号の色差成分の画素毎の変化を求めてその絶対値をとり、その値が一定の閾値を越えた場合を画素欠陥として検出している。従って有彩色の画像や髙周波成分の多い画像においても未補正や誤補正することなく、正確に画素欠陥を補正できるという顕著な効果が得られる。

【0099】これに加えて請求項6~11の発明では、映像信号の色差成分の画素毎の変化を、正の閾値と負の 閾値の両者と比較し、連続して正負夫々の閾値を越えた 場合を画素欠陥と判断するので、背景の色相が変化して いる場合にも誤検出することを防ぐ事ができる。

【0100】これに加えて請求項12~22の発明によれば、映像信号の変化を示す差分信号をまず求め、それらの色成分毎との差を求めてその絶対値をとり、その値が一定の閾値を越えた場合を画素欠陥として検出しているので、正確な画素欠陥検出が可能となる。しかもディジタルフィルタ等と回路を共有することができ、回路規模の削減が可能となる。

【0101】又請求項23~27の画素欠陥補正装置によれば、差分回路においてAND回路を付加し、制御信号により差分演算と遅延反転演算を切換えることにより、画素欠陥検出と画素欠陥補正の2つの機能を併せ持ちながら、回路の共有により回路規模の削減が可能となる。

【0102】更に請求項25の発明では、絶対値回路による符号反転機能を活かし、2つの固体撮像素子の欠陥補正を正誤信号により1つの補正回路で実現し、一層の回路規模の削減をすることができる。

【図面の簡単な説明】

【図1】本発明の実施の形態1による画素欠陥検出装置 の構成を示すプロック図である。

【図2】本発明の実施の形態1による画素欠陥検出装置 における差分回路の構成を示す図である。

【図3】本発明の画素欠陥検出装置における演算回路の 構成を示す図である。

【図4】本発明の画素欠陥検出装置を用いる固体撮像装置の構成を示すプロック図である。

【図5】本発明の画素欠陥検出装置を用いる固体撮像装置の構成を示すプロック図である。

【図6】本発明の実施の形態1による画素欠陥検出装置の動作を説明するための信号波形図である。

【図7】本発明の実施の形態1による画素欠陥検出装置の動作を説明するための信号波形図である。

【図8】本発明の実施の形態2による画素欠陥検出装置の構成を示す図である。

【図9】本発明の上記実施の形態2による画素欠陥検出 装置における判定回路の構成を示す図である。

【図10】本発明の実施の形態2による画素欠陥検出装置の動作を説明するための信号波形図である。

【図11】本発明の実施の形態2による画素欠陥検出装置の動作を説明するための信号波形図である。

【図12】本発明の実施の形態3による画素欠陥検出装置の構成を示す図である。

【図13】本発明の実施の形態3による画素欠陥検出装置の動作を説明するための信号波形図である。

【図14】本発明の実施の形態3による画素欠陥検出装置の動作を説明するための信号波形図である。

【図15】本発明の実施の形態3による画素欠陥検出装置の他の例を示す図である。

【図16】本発明の画素欠陥補正装置を用いる固体撮像

装置の構成を示す図である。

【図17】本発明の実施の形態4による画素欠陥検出・ 補正装置の構成を示す図である。

【図18】本発明の実施の形態4による画素欠陥検出・ 補正装置における差分回路の構成を示す図である。

【図19】本発明の実施の形態5による画素欠陥検出・ 補正装置の構成を示す図である。

【図20】従来の画素欠陥検出装置と補正回路を含む固体撮像装置の全体構成を示すプロック図である。

【図21】従来例の画素欠陥検出装置の一例を示す図である。

【図22】従来例における突出量検出回路の内部構成を示すプロック図である。

【図23】従来例における演算回路の内部構成を示すブロック図である。

【図24】従来例の画素欠陥検出装置の動作を説明する ための信号波形図である。

【図25】従来例における補正回路の内部構成を示すブロック図である。

【符号の説明】

1, 2, 3 固体撮像素子

4, 4A, 4B, 4C 画素欠陥検出装置

5 補正回路

20A, 20B 画素欠陥検出・補正装置

21 制御回路

22 メモリ

101, 102, 120, 121, 122 減算回路

103, 104, 117, 118, 119, 123, 1

24, 125 差分回路

105, 106 絶対値回路

107, 108, 111, 112, 113, 114 比較回路

109 演算回路

115, 116 判定回路

126, 127, 128 スイッチ回路

201, 204, 207, 220, 221 遅延回路

202 減算回路

205, 208, 210, 211 インバータ


206, 209, 212, 213, 214, 222, 2

23, 230 AND回路

224 OR回路


【図1】


【図2】





【図3】


【図4】














【図17】




【図18】




【図19】




【図21】



【図22】




【図23】



【図24】

【図25】



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
Blurred or illegible text or drawing
☐ SKEWED/SLANTED IMAGES
COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.